非局部均值滤波算法的FPGA实现

　　摘要：为了提高非局部均值滤波算法在现场可编程逻辑门阵列（FPGA）中的处理速度并减少资源消耗，提出了一种非局部均值滤波算法在FPGA上的实现方法。首先根据积分图加速算法，设计了一种适用于FPGA的并行结构，以减少计算像素相似性时的资源消耗，然后利用IEEE-754指数函数加速法和CORDIC（Coordinate Rotation Digital Computer）两种逼近算法对指数函数和除法的计算过程进行加速，最后部署到Xilinx XC7K325TFFG676-2的FPGA中。实验结果表明：本研究提出的方法处理640×512大小的图像耗时4.3 ms，并且与浮点计算相比，峰值信噪比（PSNR）和结构相似性（SSIM）没有显著降低。

　　文章目录

　　1 非局部均值滤波算法

　　1.1 非局部均值滤波理论

　　1.2 客观评价标准

　　1.3 非局部均值滤波算法相关参数研究与仿真

　　1.3.1 对搜索窗半径R的仿真

　　1.3.2 对匹配窗半径r的仿真

　　1.3.3 对滤波器系数h的仿真

　　2 非局部均值滤波算法硬件实现

　　2.1 整体结构

　　2.2 图像延拓模块

　　2.3 欧式距离模块

　　2.4 权重计算模块

　　2.5 加权平均模块

　　3 仿真与实验验证

　　4 结束语