文件大小：1.86M
数字信道化在电子侦察领域有广泛应用，其多相结构能够降低数据率，便于在FPGA中实现。然而，当子信道数量比较大时，子信道数据率会显著低于FPGA处理速率，这会造成FPGA资源的极大的浪费。本文将二维DFT引入传统的DFT数字信道化结构，提出了一种匹配FPGA处理速率的信道化结构，即基于二维DFT的数字信道化结构。在Matlab中进行了仿真验证，分析了该信道化结构的计算复杂度，并与基于DFT的数字信道化结构进行对比。随后给出了FPGA实现框图及FPGA资源使用情况并，在硬件平台上进行了测试。结果表明，基于二维DFT的数字信道化结构能够正确完成各种信号的信道化处理，且与基于DFT的数字信道化结构相比，降低了计算复杂度，显著提高了FPGA资源的使用效率，便于大规模数字信道化在FPGA上的实现，具有工程意义。
